Overview
Híbrida. En Grupo Oesía estamos creciendo y buscamos incorporar un/a Ingeniero/a Senior de FPGAs para un proyecto ubicado en Rivas-Vaciamadrid, en modalidad híbrida.
Responsibilities
* Actuar como referente técnico en el diseño, implementación y verificación de arquitecturas digitales basadas en FPGAs Microchip.
* Desarrollo de demostradores y soluciones de aviónica embarcada de última generación. Diseño RTL en VHDL y/o SystemVerilog para sistemas FPGA.
* Diseño e implementación de arquitecturas digitales orientadas a procesamiento de señales de vídeo, incluyendo sincronización, generación de timings complejos, formateo, escalado, multiplexado y gestión de framebuffers.
* Integración y optimización de IP cores, buses de comunicación y pipelines de alto rendimiento.
* Adaptación de arquitecturas FPGA a prototipos y displays finales.
* Uso de herramientas del ecosistema Microchip: Libero, configurador de clocks, IPs PolarFire y flujos de Place & Route.
* Desarrollo de simulaciones funcionales y verificación mediante ModelSim, Questa, Riviera-PRO u otras herramientas similares.
* Participación en proyectos de I+D y trabajo en equipos multidisciplinares; colaboración con equipos de firmware y software para la integración HW/SW.
* Elaboración de documentación técnica clara y orientada a entornos regulados y de certificación.
Qualifications
* Máster habilitante en Ingeniería de Telecomunicación, Electrónica, Industrial, Informática o similar, con especialización en electrónica digital y sistemas embebidos.
* Se valorarán otras titulaciones de ingeniería si se acredita experiencia sólida en diseño digital, HDL y FPGAs.
* Mínimo 5 años de experiencia en desarrollo sobre FPGAs para sistemas embebidos de alta criticidad o alto rendimiento.
* Experiencia en sectores como aeronáutico, defensa, espacio, automoción o ferroviario.
* Diseño RTL con VHDL y/o SystemVerilog.
* Integración y optimización de IP cores, buses de comunicación y pipelines.
* Procesamiento de vídeo: formateo, sincronía, escalado, multiplexado, generación de timings y framebuffers.
* Uso de herramientas Microchip (Libero, PolarFire, Place & Route).
* Simulación y verificación HDL.
* Conocimientos sólidos de sistemas embebidos, SoC/MPSoC y softcores (RISC‑V, Microchip Mi‑V).
* Trabajo con Git en entornos colaborativos.
* Experiencia en proyectos de I+D y trabajo en equipos multidisciplinares.
* Inglés mínimo B2, tanto oral como escrito (disponibilidad para entrevistas técnicas en inglés).
What we offer
* Proyectos tecnológicos estables e innovadores para clientes punteros de ámbito nacional e internacional.
* Plan de carrera y desarrollo profesional dentro de una compañía en continua evolución.
* Acceso a plataformas de formación y desarrollo profesional.
* Retribución flexible. xpzdshu
* Ambiente laboral positivo, diverso e inclusivo.
#J-18808-Ljbffr