Responsabilidades
1. 1) Diseño y desarrollo de ASICs y aceleradores hardware de código abierto basados en RISC-V / Design and development of open-source ASICs and hardware accelerators based on RISC-V
2. 2) Implementación de código para la prueba, validación y verificación funcional de los aceleradores / Implementation of code for testing, validation, and functional verification of the accelerators
3. 3) Análisis y extracción de métricas de rendimiento y eficiencia para la caracterización de los aceleradores / Analysis and extraction of performance and efficiency metrics for accelerator characterization
4. 4) Optimización a nivel de grano fino de los aceleradores, guiada por las métricas obtenidas / Fine -grained optimization of the accelerators, guided by the extracted metrics
Cualificaciones básicas
Máster en Ingeniería Eléctrica/ Electrónica/ Informática/ Telecomunicaciones, Informática, Física;
o similar. También se tendrán en cuenta los estudiantes de grado excepcionales que estén a punto de terminar su carrera. Se valorará muy positivamente la realización de actividades de investigación previas en los campos de interés.
Muy buenos conocimientos de programación de sistemas embebidos y VHDL;
Programación en C/C++ y/o Python;
Conocimiento sobre VHDLy/o SystemVerilog. Un nivel alto de inglés, así como estar dispuesto a aprender español, también son necesarios para este puesto.
Responsabilidades de apoyo
Los contratados realizarán soporte a la investigación en el CEI de UPM en el marco de la "Cátedra UPM-INDRA en microelectrónica". El trabajo estará enmarcado en el paquete de trabajo 2.
Criterios de selección
* Adecuación del nivel formativo: 25%
* Experiencia en el ámbito de las tareas propuestas: 25%
* Adecuación a los requisitos específicos: 25%
* Experiencia en investigación y motivación: 25%
Proyecto TSI financiado por la Secretaría de Estado de Telecomunicaciones e Infraestructuras Digitales. Financiado por la UE-Next Generation
#J-18808-Ljbffr