Overview
\n
Maximice sus posibilidades de que su candidatura sea seleccionada asegurándose de que su CV y sus habilidades se ajustan al perfil.
\n
Híbrida. En Grupo Oesía estamos creciendo y buscamos incorporar un/a Ingeniero/a Senior de FPGAs para un proyecto ubicado en Rivas-Vaciamadrid, en modalidad mixta.
\n
Responsibilities
\n
Actuar como referente técnico en el diseño, implementación y verificación de arquitecturas digitales basadas en FPGAs Microchip.
\n
Desarrollo de demostradores y soluciones de aviónica embarcada de última generación. Diseño RTL en VHDL y/o SystemVerilog para sistemas FPGA.
\n
Diseño e implementación de arquitecturas digitales orientadas a procesamiento de señales de vídeo, incluyendo sincronización, generación de timings complejos, formateo, escalado, multiplexado y gestión de framebuffers.
\n
Integración y optimización de IP cores, buses de comunicación y pipelines de alto rendimiento.
\n
Adaptación de arquitecturas FPGA a prototipos y displays finales.
\n
Uso de herramientas del ecosistema Microchip: Libero, configurador de clocks, IPs PolarFire y flujos de Place & Route.
\n
Desarrollo de simulaciones funcionales y verificación mediante ModelSim, Questa, Riviera-PRO u otras herramientas similares.
\n
Participación en proyectos de I+D y trabajo en equipos multidisciplinares; colaboración con equipos de firmware y software para la integración HW/SW.
\n
Elaboración de documentación técnica clara y orientada a entornos regulados y de certificación.
\n
Qualifications
\n
Máster habilitante en Ingeniería de Telecomunicación, Electrónica, Industrial, Informática o similar, con especialización en electrónica digital y sistemas embebidos.
\n
Se valorarán otras titulaciones de ingeniería si se acredita experiencia sólida en diseño digital, HDL y FPGAs.
\n
Mínimo 5 años de experiencia en desarrollo sobre FPGAs para sistemas embebidos de alta criticidad o alto rendimiento.
\n
Experiencia en sectores como aeronáutico, defensa, espacio, automoción o ferroviario.
\n
Diseño RTL con VHDL y/o SystemVerilog.
\n
Integración y optimización de IP cores, buses de comunicación y pipelines.
\n
Procesamiento de vídeo: formateo, sincronía, escalado, multiplexado, generación de timings y framebuffers.
\n
Uso de herramientas Microchip (Libero, PolarFire, Place & Route).
\n
Simulación y verificación HDL.
\n
Conocimientos sólidos de sistemas embebidos, SoC/MPSoC y softcores (RISC‑V, Microchip Mi‑V).
\n
Trabajo con Git en entornos colaborativos.
\n
Experiencia en proyectos de I+D y trabajo en equipos multidisciplinares.
\n
Inglés mínimo B2, tanto oral como escrito (disponibilidad para entrevistas técnicas en inglés).
\n
What we offer
\n
Proyectos tecnológicos estables e innovadores para clientes punteros de ámbito nacional e internacional.
\n
Plan de carrera y desarrollo profesional dentro de una compañía en continua evolución.
\n
Acceso a plataformas de formación y desarrollo profesional.
\n
Retribución versátil. xugodme
\n
Ambiente laboral positivo, diverso e inclusivo.