En CAPITOLE, seguimos creciendo y queremos contar contigo. Estamos en búsqueda de un / a
FPGA Engineer
con experiencia para unirse a nuestro equipo de ingeniería y participar en proyectos innovadores y de alto impacto tecnológico.Requisitos:
Experiencia en desarrollo con
VHDL / Verilog
y sistemas
SoCConocimiento sólido en simulación de HDL ( VHDL / Verilog )Experiencia en procesamiento de señal sobre FPGAsCapacidad para definir arquitecturas digitales basadas en FPGAsFamiliaridad con conversores A / D de alta frecuenciaOfrecemos:
1.200€ anuales para formación técnica:
cursos, certificaciones, libros o eventosSeguro médico privado totalmente cubierto por CapitoleRetribución flexible:
restaurante, transporte y guarderíaAcceso a Andjoy (Gymforless) y descuentos en grandes marcas con nuestro Club CapitoleEventos de equipo cada dos meses:
Summer party, cenas, afterworks y másComunidades tecnológicas activas para aprender y compartirContamos con un
equipo con el que crecer .Ubicación:
Engineer - Torrejón de Ardoz, Comunidad de Madrid, ESJ-18808-Ljbffr
#J-18808-Ljbffr